


PGS. TS. ĐỖ XUÂN TIẾN

KỸ THUẬT
VI XỬ LÝ
&
LẬP TRÌNH
ASSEMBLY
CHO HỆ VI XỬ LÝ




NHÀ XUẤT BẢN KHOA HỌC VÀ KỸ THUẬT

PGS. TS. ĐỖ XUÂN TIẾN



KỸ THUẬT VI XỬ LÝ VÀ LẬP TRÌNH ASSEMBLY CHO HỆ VI XỬ LÝ

(Biên soạn theo chương trình chuẩn của Bộ GD-ĐT năm 2005)



NHÀ XUẤT BẢN KHOA HỌC VÀ KỸ THUẬT
HÀ NỘI 2012

MỞ ĐẦU

Trong những thập niên cuối của thế kỷ 20, kỹ thuật điện tử đã liên tục có những tiến bộ vượt bậc, đặc biệt là trong kỹ thuật chế tạo mạch vi điện tử. Sự ra đời và phát triển nhanh chóng của kỹ thuật vi điện tử mà đặc trưng là kỹ thuật vi xử lý đã tạo ra một bước ngoặt quan trọng trong sự phát triển của khoa học tính toán và xử lý thông tin, nó ảnh hưởng quyết định đến con đường “tin học hoá” xã hội, tức là con đường mà thông tin đã và đang trở thành lực lượng sản xuất trực tiếp trong nền sản xuất của kỷ nguyên này.

Các bộ vi xử lý ngày nay được xây dựng trên cơ sở của một tấm bán dẫn silic vi điện tử cỡ lớn (LSI) và cực lớn (VLSI) nên kích thước nhỏ gọn, tốc độ cao, tiêu hao năng lượng thấp và đặc biệt là giá rẻ nên chúng ngày càng phổ dụng trong các ứng dụng không chỉ trong các chuyên ngành đặc thù như kỹ thuật điện tử, tin học, viễn thông, công nghệ thông tin, kỹ thuật điều khiển tự động mà cả trong các lĩnh vực phi điện tử khác. Năm 1970 công ty trẻ tuổi Intel cho ra đời bộ vi xử lý đầu tiên, có tên gọi là Intel 4004, nhằm đáp ứng nhu cầu cấp thiết của một công ty kinh doanh là hãng truyền thông BUSICOM. Intel-4004 là kết quả của một ý tưởng quan trọng trong sự phát triển của kỹ thuật xử lý số. Đó là một kết cấu lôgic (Automat hữu hạn) mà có thể thay đổi chức năng của nó bằng chương trình ngoài chứ không phát triển theo hướng tạo một cấu trúc cứng chỉ thực hiện theo một số chức năng nhất định như trước đây. Do đó khả năng mềm dẻo hoá trong các thao tác của mình mà Intel-4004, vào năm 1971 đã trở thành bộ vi xử lý đầu tiên của thị trường thế giới. Intel-4004 là bộ vi xử lý 4 bit song song, được chế tạo theo quy trình công nghệ MOS kênh cảm ứng loại P. Thời gian tối thiểu để thực hiện một lệnh là 10,8 µs. Năm 1972 hãng Intel cho xuất xưởng bộ vi xử lý có tên gọi là Intel-8008. Kiểu này vẫn được chế tạo theo công nghệ PMOS nhưng là loại 8 bit song song. Bộ vi xử lý này là CPU của máy vi tính MICRAL do Pháp chế tạo. Đến đây hàng loạt các hãng điện tử nổi tiếng hàng đầu của thế giới như hãng National, Rockwell, Fairchild, Mostek... đã nhanh chóng đi vào công nghệ sản xuất và chế tạo các bộ vi xử lý.

Năm 1974 hãng Intel cho ra đời bộ vi xử lý 8080- 8 bit song song được chế tạo theo công nghệ NMOS với thời gian để thực hiện một lệnh là 2 µs đã đánh dấu một bước tiến lớn trên con đường làm chủ tốc độ xử lý tin của kỹ thuật điện tử hiện đại. Các hãng khác cũng cho ra đời những bộ vi xử lý có tính năng

tương ứng: 6800 (Motorola), 8080(texas Instrument), TLCSl2 (Toshiba), 8080 (NEC), F8 (Fairchild), 2650 (Signetics), IM6100 (Intersil), 2650 (RTC), 8080A,4040 (Sinmens), 2900 và 6800 (của hãng Sescosem)...Năm 1978, loại 8080 được cải tiến thành loại 8085. Lúc này đã xuất hiện những máy tính mini sử dụng các bộ vi xử lý nói trên. Theo đó các thông số cơ bản của bộ vi xử lý ngày càng được cải thiện: tốc độ ngày càng lớn (các bộ vi xử lý hiện đại của INTEL đã đạt tới tốc độ nhiều GHZ), độ rộng kênh thông tin ngày càng lớn (các bộ vi xử lý hiện đại của INTEL có kênh dữ liệu 16/32/64 bit). Điều đó đã giúp cho bài toán thiết kế các hệ vi xử lý chuyên dụng với tính năng rộng lớn trở nên dễ dàng hơn.

Một hệ vi xử lý tối thiểu phải bao gồm một bộ vi xử lý (đó là khối điều khiển và xử lý trung tâm CPU), một bộ nhớ RAM, một bộ nhớ cố định ROM và các cổng vào ra số liệu cùng những thiết bị ngoại vi cần thiết. Một hệ vi xử lý tối đa không giới hạn về số lượng thành phần, về chức năng thực hiện và về quy mô ứng dụng. Vấn đề là trên cơ sở của yêu cầu cụ thể của hệ cần thiết kế mà tổ chức được phần cứng của hệ ở dạng tối thiểu (nhằm tăng tốc độ, giảm giá thành và tăng độ tin cậy) và xây dựng phần mềm điều khiển thật tối ưu nhằm tăng khả năng linh hoạt và mềm dẻo trong các phép xử lý, gia công và biến đổi tín hiệu mà hệ phải thực hiện.

Những vấn đề chính đã nêu ở trên sẽ được khảo sát, nghiên cứu trong những chương sau của giáo trình này. Vì để cung cấp các kiến thức cơ bản cho các đối tượng là *sinh viên đại học của các chuyên ngành điện tử-viễn thông, công nghệ thông tin và tự động điều khiển* nên trong khuôn khổ của cuốn tài liệu không dài, tác giả đã cố gắng tổng hợp, cập nhật các tài liệu thiết yếu trong và ngoài nước để xây dựng nội dung tài liệu này nhằm đạt mục tiêu đã đề ra. Nội dung của tài liệu bao gồm 12 chương, 2 phụ lục. Cụ thể:

- Chương 1.** Kiến trúc hệ vi xử lý. Giới thiệu kiến trúc của hệ Vi xử lý tối thiểu. Tổ chức và đặc trưng của kênh hệ thống, chức năng bộ nhớ ROM, RAM và phương pháp quản lý bộ nhớ trung tâm của hệ vi xử lý.
- Chương 2.** Bộ vi xử lý 16 bit 8086 INTEL. Trình bày cấu trúc phần cứng và nguyên tắc làm việc của bộ vi xử lý 16/32 bit thông qua 80286. Các tín hiệu và chức năng của chúng. Phương pháp quản lý bộ nhớ ở chế độ địa chỉ thực và chế độ địa chỉ ảo của bộ vi xử lý 16/32 bit.
- Chương 3.** Lập trình assembly cho hệ vi xử lý. Trình bày tổng quan về ngôn ngữ assembly và các thành phần cơ bản của nó. Trình bày bộ ký tự, từ khoá, cú pháp câu lệnh, các lệnh giả, các toán tử cùng trình biên dịch MACRO ASSEMBLER. Tiếp theo là giới thiệu tập lệnh của bộ vi xử lý 80286 cùng với cách phân chia chúng theo nhóm để tiện cho khảo sát.

- Chương 4.** Thiết kế hệ vi xử lý chuyên dụng. Trình bày trình tự và phương pháp thiết kế các hệ vi xử lý chuyên dụng theo chức năng yêu cầu. Minh họa bằng thiết kế hệ thu thập tín hiệu đa kênh.
- Chương 5.** Cổng trao đổi thông tin với ngoại vi. Trình bày phương pháp vào/ra thông tin tách biệt và phương pháp vào/ra thông tin theo địa chỉ bộ nhớ. Vi mạch ghép nối có lập trình 8255A và phương pháp ghép nối 8255A với hệ vi xử lý.
- Chương 6.** Chế độ ngắt của bộ vi xử lý. Trình bày chế độ ngắt của bộ vi xử lý. Tổ chức ngắt và nguyên tắc hoạt động của ngắt trong hệ vi xử lý 80X86. Chip điều khiển ngắt ưu tiên 8259A. Ghép nối Chip 8259A với hệ vi xử lý.
- Chương 7.** Truyền thông tin nối tiếp. Trình bày các khái niệm về truyền số liệu. Mạch thu phát dị bộ vạn năng IN8250A/16450. Mạch thu phát đồng bộ và dị bộ vạn năng USART 8251A. Nối ghép UART 8250A và USART 8251A với hệ vi xử lý.
- Chương 8.** Biến đổi tín hiệu tương tự-số và tín hiệu số - tương tự. Trình bày nguyên tắc hoạt động của bộ biến đổi số - tương tự và bộ biến đổi tương tự- số. Bộ biến đổi ADC 8 bit 0809. Bộ biến đổi ADC 12 bit AD574A. Ghép nối ADC 0809 và AD574A với hệ vi xử lý.
- Chương 9.** Hệ vi xử lý ON-CHIP. Trình bày cấu trúc của hệ vi xử lý On-chip 80C51 (và 89C51). Tổ chức cổng vào/ra của On-chip. Khởi tạo thời gian và bộ đếm của On-chip. Cơ chế ngắt của On-chip 80C51.
- Chương 10.** Tập lệnh của hệ vi xử lý ON-CHIP 80C51. Trình bày cấu trúc lệnh và nguyên lý thực hiện lệnh của hệ vi xử lý on-chip 80C51. Trình bày tập lệnh của On-chip 80C51 cùng các nhóm lệnh chuyển dữ liệu, nhóm lệnh điều khiển biến logic, nhóm lệnh rẽ nhánh chương trình, nhóm lệnh tính toán các phép tính số học và logic.
- Chương 11.** Thiết kế hệ xử lý trên hệ vi xử lý ON-CHIP 80C51. Trình bày trình tự thiết kế hệ vi xử lý chuyên dụng trên hệ vi xử lý on-chip. Minh họa bằng các thí dụ thiết kế hệ chức năng.
- Chương 12.** Hệ xử lý song song. Trình bày kiến trúc của hệ xử lý song song. Kiến trúc kiểu PIPELINE. Kiến trúc kiểu đa CPU. Lập trình cho hệ xử lý song song đa CPU. Minh họa trên thí dụ xử lý song song các tham số ảnh.

Trong các chương đều có các thí dụ minh họa, đặc biệt là các chương liên quan tới bài toán thiết kế hệ vi xử lý chuyên dụng. Trong các minh họa đó đã thể hiện một cách nhất quán các bước thực hiện thiết kế hệ thống từ khâu phân tích yêu cầu nhiệm vụ tới khâu tổ chức phần cứng và xây dựng phần mềm MONITOR tương ứng cho hệ cần thiết kế. Vấn đề ghép nối với máy tính cũng được đặt ra nhằm tận dụng khả năng mạnh của máy tính trong các bài toán xử lý cấp 2, cấp 3 cho các cấu trúc tin phức tạp.

Tác giả xin chân thành cảm ơn Pgs. Ts Đỗ Đức Giáo và Pgs. Ts Đỗ Trung Tuán (Trường Đại học Khoa học Tự nhiên thuộc Đại học Quốc gia Hà Nội) đã bỏ nhiều công sức để hiệu đính cuốn tài liệu này, cảm ơn Nhà xuất bản Khoa học và Kỹ thuật đã tạo mọi điều kiện thuận lợi để cuốn sách này đến tay bạn đọc.

Do khả năng và thời gian chuẩn bị bản thảo còn hạn chế, cuốn sách chắc chắn không tránh được các thiếu sót, chúng tôi mong nhận được sự góp ý chân thành của bạn đọc. Thư góp ý xin gửi về nhà xuất bản Khoa học và Kỹ thuật - 70 Trần Hưng Đạo Hà Nội.

Tác giả

MỤC LỤC

MỞ ĐẦU	3
CHƯƠNG 1. KIẾN TRÚC HỆ VI XỬ LÝ	7
1.1. Tổ chức chung của Hệ vi xử lý	7	
1.2. Tổ chức kênh thông tin trong hệ vi xử lý	9	
1.3. Bộ nhớ trung tâm của hệ vi xử lý	11	
1.3.1. Quản lý bộ nhớ	11	
1.3.2. Bộ nhớ cố định ROM	12	
1.3.3. Bộ nhớ IC thông dụng của ROM	16	
1.3.4. Bộ nhớ đọc/ghi RAM	17	
1.3.5. Bộ nhớ IC thông dụng của RAM	20	
1.4. Tổ chức bộ nhớ trung tâm của hệ vi xử lý	20	
1.4.1. Tổ chức bộ nhớ trung tâm kiểu ghép song song các IC nhớ... ..	20	
1.4.2. Tổ chức bộ nhớ trung tâm kiểu ghép nối tiếp các IC nhớ	22	
1.4.3. Đồ thị thời gian của bộ nhớ	24	
CHƯƠNG 2. BỘ VI XỬ LÝ 16 BIT 80286 INTEL	29
2.1. Tổ chức phần cứng của bộ vi xử lý 80286	29	
2.1.1. Cấu trúc chung của bộ vi xử lý 80286	29	
2.1.2. Các thanh ghi của bộ vi xử lý 80286	34	
2.2. Hoạt động của bộ vi xử lý 80286	37	
2.3. Quản lý bộ nhớ thực của bộ vi xử lý 80286	43	
2.3.1. Bộ nhớ thực của bộ vi xử lý 80286	43	
2.3.2. Phương pháp địa chỉ hoá của bộ vi xử lý 80286	44	
2.4. Quản lý bộ nhớ ảo của bộ vi xử lý 80286	45	
2.5. Phương pháp tính địa chỉ vật lý (thực) từ địa chỉ ảo	51	
2.6. Bảo vệ bộ nhớ trong chế độ địa chỉ ảo	53	
2.7. Khởi động bộ vi xử lý 80286	56	

CHƯƠNG 3. LẬP TRÌNH ASSEMBLY CHO HỆ VI XỬ LÝ	59
3.1. Tổng quan về ngôn ngữ assembly	59
3.2. Các thành phần cơ bản của assembly	60
3.2.1. File nguồn assembly	60
3.2.2. Bộ ký tự, từ khóa, tên của assembly	60
3.2.3. Cấu trúc một lệnh của assembly	61
3.2.4. Các dạng hàng dùng trong assembly	62
3.2.5. Các chỉ dẫn trong assembly (Directive)	63
3.2.6. Các toán tử (operator) dùng trong assembler	71
3.3. Chương trình biên dịch MACRO ASSEMBLER 5.1	75
3.4. Tập lệnh của bộ vi xử lý 80x86.....	77
3.4.1. Nhóm lệnh chuyển dữ liệu	77
3.4.2. Nhóm lệnh chuyển địa chỉ	82
3.4.3. Nhóm lệnh chuyển thanh ghi cờ	83
3.4.4. Nhóm lệnh chuyển dữ liệu qua cổng	83
3.4.5. Nhóm lệnh chuyển điều khiển	84
3.4.6. Lệnh so sánh có cú pháp.....	88
3.4.7. Nhóm lệnh lặp.....	88
3.4.8. Lệnh gọi chương trình con.....	89
3.4.9. Nhóm lệnh tính toán số học	92
3.4.10. Nhóm lệnh dịch chuyển và quay vòng	95
3.4.11. Nhóm lệnh thực hiện phép tính lôgic	97
3.4.12. Nhóm lệnh xử lý xâu chuỗi.....	98
3.5. Tổ chức MACRO	99
3.5.1. Định nghĩa một Macro (khung của Macro).....	99
3.5.2. Các chỉ dẫn (directive) cho Macro	100
3.5.3. Các toán tử cho Macro	101
3.6. Xây dựng chương trình assembly	101
3.6.1. Các bước xây dựng chương trình	101
3.6.2. Chương trình minh họa	102
CHƯƠNG 4. THIẾT KẾ HỆ VI XỬ LÝ CHUYÊN DỤNG.....	119
4.1. Trình tự thiết kế các hệ vi xử lý chuyên dụng.....	119
4.2. Thiết kế các hệ vi xử lý chuyên dụng.....	122

4.2.1. Mô tả chức năng hệ vi xử lý cần thiết kế.....	122
4.2.2. Thiết kế hệ vi xử lý theo chức năng yêu cầu	123
CHƯƠNG 5. CỐNG TRAO ĐỔI THÔNG TIN VỚI NGOẠI VI	149
5.1. Vào/ra thông tin tách biệt	149
5.2. Vào/ra thông tin theo địa chỉ bộ nhớ	152
5.3. Vi mạch ghép nối có lập trình 8255A	154
5.3.1. Cấu trúc của 8255A.....	154
5.3.2. Các chế độ làm việc của 8255A	156
5.4. Ghép nối 8255A với hệ vi xử lý	159
CHƯƠNG 6. CHẾ ĐỘ NGẮT CỦA BỘ VI XỬ LÝ	169
6.1. Chế độ ngắt của bộ vi xử lý.....	169
6.2. Tổ chức ngắt trong hệ vi xử lý 80x86	172
6.2.1. Phân loại ngắt	172
6.2.2. Hoạt động của ngắt	174
6.3. Chip điều khiển ngắt ưu tiên PIC 8259A.....	176
6.3.1. Khái niệm ngắt ưu tiên	176
6.3.2. Chip điều khiển ngắt ưu tiên 8259A	176
6.3.3. Lập chế độ làm việc cho chip 8259A	178
6.4. Ghép nối Chip 8259A với hệ vi xử lý	190
6.4.1. Sơ đồ Ghép nối Chip 8259A với hệ vi xử lý.....	190
6.4.2. Lập trình điều khiển hoạt động cho chip 8259A	191
6.4.3. Nối tầng chip 8259A.....	197
CHƯƠNG 7. TRUYỀN THÔNG TIN NỐI TIẾP	199
7.1. Các khái niệm về truyền số liệu	199
7.1.1. Mạng thông tin truyền số liệu	199
7.1.2. Các phương pháp truyền tin số.....	202
7.1.3. Một số dạng mã thông dụng trong truyền số liệu	205
7.2. Tổ chức đường truyền tín hiệu nối tiếp	207
7.3. Mạch thu phát dữ liệu bộ vạn năng IN8250A/16450	208
7.3.1. Tổ chức của UART 8250A	209
7.3.2. Các thanh ghi bên trong của 8250 (<i>bảng 7.1</i>).....	212
7.3.3. Nối ghép UART 8250A với hệ vi xử lý	218
7.3.4. Lập trình cho UART 8250A	219

7.4. Mạch thu phát đồng bộ và dị bộ vạn năng USART 8251A	223
7.4.1. Tổ chức của USART 8251A	223
7.4.2. Các thanh ghi chức năng của 8251A	224
7.4.3. Nối ghép USART 8251A với hệ vi xử lý	227
7.5. Tổ chức hệ thống truyền số liệu.....	230
Chương 8. BIẾN ĐỔI TÍN HIỆU TƯƠNG TỰ - SỐ VÀ TÍN HIỆU SỐ - TƯƠNG TỰ.....	237
8.1. Nguyên tắc hoạt động của bộ biến đổi số - tương tự	237
8.2. Nguyên tắc hoạt động của bộ biến đổi tương tự -số	240
8.3. Bộ biến đổi ADC 8 bit 0809	242
8.3.1. Sơ đồ chức năng của ADC 0809	242
8.3.2. Ghép tín hiệu vào ADC 0809	243
8.3.3. Ghép ADC 0809 với hệ vi xử lý	246
8.4. Bộ biến đổi ADC 12 bit AD574A	250
8.4.1. Cấu trúc của AD574A.....	251
8.4.2. Điều khiển hoạt động AD574A	255
8.4.3. Ghép nối AD574A với hệ vi xử lý	258
Chương 9. HỆ VI XỬ LÝ ON - CHIP.....	263
9.1. Cấu trúc của hệ vi xử lý On-chip 80C51 (và 89C51).....	263
9.1.1. Cấu trúc chung của on-chip 80C51.....	263
9.1.2. Chức năng các thành phần của on-chip 80C51	265
9.2. Tổ chức cổng vào/ra của hệ vi xử lý On-chip	270
9.3. Khởi tạo thời gian và bộ đếm (Timer/counter)	273
9.4. Cơ chế ngắt của hệ vi xử lý on-chip 80C51.....	276
9.4.1. Phân loại ngắt trong hệ vi xử lý on-chip	276
9.4.2. Mức ngắt ưu tiên trong hệ vi xử lý on-chip	277
9.4.3. Nguyên lý điều khiển ngắt của hệ vi xử lý on-chip.....	278
9.4.4. Nguyên lý khởi động của on-chip 80C51	280
9.5. Nguyên lý truyền tin nối tiếp của hệ vi xử lý on-chip 80C51	282
9.6. Thanh ghi điều khiển nguồn pcon của hệ vi xử lý on-chip 80C51...	296
Chương 10. TẬP LỆNH CỦA HỆ VI XỬ LÝ ON-CHIP 80C51	297
10.1. Nguyên lý thực hiện lệnh của on-chip 80C51	297
10.1.1. Cấu trúc lệnh của hệ vi xử lý on-chip 80C51	297

10.1.2. Xử lý lệnh của hệ vi xử lý on-chip 80C51	293
10.2. Tổ chức không gian bộ nhớ của on-chip 80C51	299
10.2.1. Bộ nhớ chương trình EPROM	300
10.2.2. Bộ nhớ dữ liệu RAM	303
10.3. Tập lệnh của hệ vi xử lý On-chip 80C51	308
10.3.1. Nhóm lệnh chuyển dữ liệu	309
10.3.2. Nhóm lệnh điều khiển biến lôgic	314
10.3.3. Nhóm lệnh rẽ nhánh chương trình	316
10.3.4. Nhóm lệnh tính toán số học	323
10.3.5. Nhóm lệnh tính toán lôgic	328
10.4. Tóm tắt tập lệnh của hệ vi xử lý on-chip 80C51	332
Chương 11. THIẾT KẾ HỆ XỬ LÝ TRÊN HỆ VI XỬ LÝ ON-CHIP 80C51...	337
11.1. Trình tự thiết kế hệ vi xử lý chuyên dụng trên on-chip	337
11.2. Thiết kế các hệ vi xử lý chuyên dụng	339
Chương 12. HỆ XỬ LÝ SONG SONG.....	371
12.1. Phân loại kiến trúc xử lý song song.....	371
12.2. Kiến trúc kiểu PIPELINE.....	371
12.2.1. Cấu trúc của hệ xử lý PIPELINE	371
12.2.2. Nguyên tắc của phương pháp xử lý vector trong PIPELINE	374
12.2.3. Kiến trúc pipeline có khả năng rẽ nhánh	376
12.2.4. Tổ chức hệ xử lý pipeline.....	378
12.3. Lập trình cho hệ xử lý song song	378
12.4. Hệ xử lý song song kiểu đa CPU	380
12.4.1. Cấu trúc của hệ xử lý song song đa CPU	380
12.4.2. Lập trình cho hệ xử lý song song đa CPU	381
12.5. Xử lý song song các tham số ảnh	383
PHỤ LỤC	387